你知道嗎？你手上的芯片，被扎過(guò)針，被電擊，可能還被高低溫烘烤冷凍；每一顆交付到您手上，經(jīng)過(guò)了嚴(yán)格的測(cè)試篩選，尤其車規(guī)芯片，整體的測(cè)試覆蓋項(xiàng)和卡控指標(biāo)更加嚴(yán)格。

       芯片設(shè)計(jì)好，晶圓廠進(jìn)行生產(chǎn)的過(guò)程，是化學(xué)反應(yīng)和物理操作的過(guò)程（晶圓工藝），不同晶圓廠的工藝成熟度，性能不一樣，可能導(dǎo)致芯片的功能、性能差別，不一定能夠滿足客戶需求（比如功耗需求，電氣特性需求等），因此要設(shè)計(jì)測(cè)試方案，把不符合要求的剔除出來(lái)。

       芯片測(cè)試一般會(huì)分2大步驟，一個(gè)叫CP(Chip Probing)，一個(gè)叫FT(Final Test)。CP是針對(duì)晶圓的測(cè)試，F(xiàn)T是針對(duì)封裝好的芯片的測(cè)試，流程如下：

       FT是針對(duì)封裝好芯片的測(cè)試，因此芯片的引線，基板，封裝材料這些已完成，如果晶圓DIE是壞的，那就浪費(fèi)了。
CP測(cè)試的目的，就是在封裝前就把壞的芯片DIE篩選出來(lái)。
       如下是晶圓的不同區(qū)域?qū)?yīng)的Yield Rate（良率），可以看到越靠晶圓旁邊的位置，良率越低。

       CP和FT在不同階段，其測(cè)試對(duì)象不同，測(cè)試工具的差異帶來(lái)的限制，測(cè)試側(cè)重點(diǎn)會(huì)不一樣。CP測(cè)試階段會(huì)盡可能覆蓋對(duì)良率影響大的用例，比如短路，邏輯功能，內(nèi)部存儲(chǔ)；CP因?yàn)椴捎昧颂结槪瑢?duì)于高速信號(hào)，小信號(hào)，大電流方面的測(cè)試，一般不合適，會(huì)放到FT去測(cè)試；

       如下是CP測(cè)試示意圖，測(cè)試用探針卡，從ATE測(cè)試設(shè)備上顯微鏡看到的具體操作圖片，以及正在操作的ATE設(shè)備。ATE設(shè)備基于編寫好的程序（測(cè)試用例），對(duì)晶圓上的每一顆芯片進(jìn)行測(cè)試，這里探針的移動(dòng)距離在0.Xum級(jí)別一般。

       而FT部分，大家可能會(huì)更加好理解，因?yàn)槠綍r(shí)大家做測(cè)試板的類似，主要區(qū)別可能就是FT測(cè)試用Socket座子(因?yàn)闇y(cè)試完成要取出來(lái))，為了提高效率，一個(gè)測(cè)試板上可以放很多這樣的Socket座子。

本文章轉(zhuǎn)載自IC測(cè)試之家，如有侵權(quán)請(qǐng)聯(lián)系刪除，謝謝！